Benchmark terbaru dari patch penjadwalan sadar cache yang diusulkan Linux menunjukkan peningkatan performa signifikan pada prosesor AMD EPYC Turin. Patch tersebut, yang dikembangkan oleh insinyur Intel, bertujuan mengoptimalkan penempatan tugas untuk lokasi cache yang lebih baik pada CPU multi-cache. Pengujian pada pengaturan dual EPYC 9965 mengungkap hasil menjanjikan untuk beban kerja server heterogen.
Selama beberapa bulan terakhir, insinyur kernel Linux Intel telah mengembangkan penjadwalan sadar cache untuk meningkatkan performa pada CPU modern dengan beberapa level cache. Pendekatan ini mengelompokkan tugas yang kemungkinan berbagi sumber daya ke domain cache yang sama, meningkatkan lokasi cache dan efisiensi.
Patch tersebut, yang telah melewati tahap permintaan komentar, diperbarui pada awal Oktober. Laporan awal menyoroti pengurangan waktu 44% pada satu benchmark, beserta peningkatan pada platform seperti Intel Xeon Sapphire Rapids, AMD EPYC Milan, dan AMD EPYC Genoa.
Untuk evaluasi ini, pengujian dilakukan pada kernel Linux 6.17 menggunakan seri unggulan AMD EPYC 9005 "Turin", khususnya prosesor EPYC 9965 dengan 192 inti. Pengaturan tersebut menampilkan server AMD Volcano dual-socket dengan 192 inti dan 384 thread per socket, dilengkapi dengan 384MB cache L3.
Perbandingan dibuat antara kernel Linux 6.17 standar dan kernel yang sama yang dimodifikasi dengan patch penjadwalan sadar cache tanggal 11 Oktober yang diaktifkan. Pengaturan yang dapat disesuaikan untuk penjadwalan sadar cache, yang dapat diakses melalui sysfs, dibiarkan pada pengaturan default selama pengujian.
Meskipun penjadwalan sadar cache menawarkan manfaat untuk banyak beban kerja, itu tidak secara universal menguntungkan. Patch khusus menonaktifkannya untuk proses dengan jumlah thread yang melebihi inti fisik di cache tingkat terakhir (LLC) untuk mencegah persaingan cache. Fitur ini menunjukkan janji khusus untuk lingkungan server Linux heterogen tipikal yang tidak sepenuhnya memenuhi CPU.