La sortie de Coreboot 25.09 améliore les vitesses de démarrage et le support matériel
Le projet Coreboot a publié la version 25.09, comportant 684 changements de 110 contributeurs qui améliorent les performances de démarrage et étendent la compatibilité. Les mises à jour clés incluent un processus de démarrage 30 % plus rapide et un support pour de nouvelles cartes mères de plusieurs fabricants. Ces améliorations visent à rendre le firmware open source plus efficace pour le matériel moderne.
Coreboot 25.09, une alternative gratuite aux BIOS et firmwares propriétaires, a été développé avec les contributions de 110 programmeurs, aboutissant à 684 changements qui mettent en lumière la communauté active du projet.
Cette sortie améliore considérablement les performances de démarrage grâce à des optimisations dans le flux de stockage et la décompression de la charge utile. En implémentant des instructions SSE pour la décompression LZMA, le contrôleur SPI précharge les données dans le cache du CPU sans interrompre les opérations, atteignant un gain de vitesse de 30 % et réduisant le temps de démarrage de 46 millisecondes sur le Lenovo X220.
Pour les plateformes Intel Panther Lake, un système de chargement de fichiers asynchrone utilise le SPI DMA pour précharger le fichier fsps.bin pendant que le CPU gère d'autres tâches, réduisant les temps de démarrage de 17 à 18 millisecondes. De nouvelles fonctions de synchronisation, telles que cbfs_preload_wait_for_all(), assurent que les opérations se terminent en toute sécurité avant l'arrêt des backends de stockage. Le sous-système Fast SPI DMA utilise désormais une file d'attente de transfert basée sur des jetons pour des performances plus prévisibles dans des environnements complexes.
Un framework d'informations sur le mode de démarrage introduit la balise LB_TAG_BOOT_MODE, permettant aux charges utiles d'accéder directement aux détails du statut de démarrage comme le mode normal, le mode batterie faible ou le mode charge. Cela simplifie la gestion de l'énergie en éliminant la logique de détection de batterie redondante dans les charges utiles. La fonction lb_add_boot_mode() permet des personnalisations spécifiques à la plateforme tout en maintenant la compatibilité ascendante.
L'initialisation graphique a été affinée en restructurant les enregistrements MTRR pour la mémoire graphique plus tôt dans le processus de silicium, appliqué au module FSP-S. Cela réduit le temps d'initialisation du sous-système de 123 à 115 millisecondes. La fonction soc_mark_gfx_memory() définit les registres de combinaison d'écriture tôt, améliorant l'accès à la mémoire et la maintenabilité du code.
Des améliorations supplémentaires incluent des optimisations dans l'outil amdfwtool pour la plateforme Turin, des mises à jour de smmstoretool pour des tailles de blocs variables et des alias GUID dans la gestion des variables UEFI, et un support étendu pour TPM avec intégration fTPM pour les plateformes AMD. La rendu de logos et le support du pilote d'affichage Bochs ont également été améliorés, ainsi que des mesures de stabilité pour les opérations de flash.
Les mises à jour d'outils englobent binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0 et U-Boot 2025.07, avec une meilleure coordination entre LinuxBoot et Libpayload. La prochaine version, 25.12, est prévue pour fin décembre.