Lanzamiento de Coreboot 25.09 mejora velocidades de arranque y soporte de hardware
El proyecto Coreboot ha lanzado la versión 25.09, con 684 cambios de 110 colaboradores que mejoran el rendimiento de arranque y amplían la compatibilidad. Las actualizaciones clave incluyen un proceso de arranque 30% más rápido y soporte para nuevas placas base de varios fabricantes. Estas mejoras buscan hacer que el firmware de código abierto sea más eficiente para hardware moderno.
Coreboot 25.09, una alternativa gratuita a BIOS y firmware propietarios, fue desarrollado con contribuciones de 110 programadores, resultando en 684 cambios que destacan la comunidad activa del proyecto.
El lanzamiento mejora significativamente el rendimiento de arranque mediante optimizaciones en el flujo de almacenamiento y descompresión de payloads. Al implementar instrucciones SSE para la descompresión LZMA, el controlador SPI precarga datos en la caché de la CPU sin detener operaciones, logrando una aceleración del 30% y reduciendo el tiempo de arranque en 46 milisegundos en el Lenovo X220.
Para plataformas Intel Panther Lake, un sistema de carga de archivos asíncrono utiliza SPI DMA para precargar el archivo fsps.bin mientras la CPU maneja otras tareas, reduciendo los tiempos de arranque en 17 a 18 milisegundos. Nuevas funciones de sincronización, como cbfs_preload_wait_for_all(), aseguran que las operaciones se completen de manera segura antes de que los backends de almacenamiento se apaguen. El subsistema Fast SPI DMA ahora emplea una cola de transferencia basada en tokens para un rendimiento más predecible en entornos complejos.
Un marco de información de modo de arranque introduce la etiqueta LB_TAG_BOOT_MODE, permitiendo que los payloads accedan directamente a detalles del estado de arranque como modo normal, modo de batería baja o modo de carga. Esto simplifica la gestión de energía al eliminar la lógica redundante de detección de batería en los payloads. La función lb_add_boot_mode() permite personalizaciones específicas de la plataforma manteniendo la compatibilidad hacia atrás.
La inicialización de gráficos se ha refinado reestructurando registros MTRR para memoria gráfica más temprano en el proceso de silicio, aplicado al módulo FSP-S. Esto reduce el tiempo de inicialización del subsistema de 123 a 115 milisegundos. La función soc_mark_gfx_memory() establece registros de combinación de escritura tempranamente, mejorando el acceso a la memoria y la mantenibilidad del código.
Mejoras adicionales incluyen optimizaciones en amdfwtool para la plataforma Turin, actualizaciones en smmstoretool para tamaños de bloques variables y alias GUID en la gestión de variables UEFI, y soporte ampliado para TPM con integración fTPM para plataformas AMD. La renderización de logotipos y el soporte para el controlador de pantalla Bochs también han mejorado, junto con medidas de estabilidad para operaciones de flash.
Las actualizaciones de herramientas abarcan binutils 2.44, ACPICA 20250404, MPFR 4.2.2, SeaBIOS 1.17.0 y U-Boot 2025.07, con mejor coordinación entre LinuxBoot y Libpayload. La próxima versión, 25.12, está programada para finales de diciembre.